LVS (Layout versus Schematic) とは，作成したレイアウトが想定している回路図と同じ接続関係になっているかどうかをチェックする工程です．配線が意図しないところでつながってしまっている，というようなミスを検出できます．大変ありがたいんですが，往々 ...
ここではレイアウトエディター Klayout の使い方を説明します．環境は Skywater 130 nm プロセス，IIC-OSIC-TOOLS を想定しています．環境のセットアップについては以下を参照してください． 右の Layers のところに多数のレイヤーが表示されていることを確認して ...
KLayout Salt package for distributing selected layout objects with a fixed edge-to-edge gap. The macro is meant for everyday analog layout work, where device instances often need to be placed next to ...
A KLayout library of parametric microfluidic components for soft-lithography mask design. All components are implemented as PCells (Parametric Cells) editable directly in the KLayout GUI, with ...
一部の結果でアクセス不可の可能性があるため、非表示になっています。
アクセス不可の結果を表示する